@ljf101230 你好请问后续有验证过吗

两个待验证问题点
1.T113-i有一个RGMII1-CLKIN引脚需要PHY提供125M时钟


根据T113-i文档说明，可以使用 RXCLK作为时钟源，RGMII1-CLKIN引脚悬空即可
2.根据RTL8363NB文档说明，RGMII接口需交叉连接

@kunyi 楼主解决了吗，最近想用RTL8363NB也遇到这个问题

单片1x16 ddr3 硬件设计待验证问题
1.公版中VCC-DRAM默认设计为1.5V，但文档中支持的都为DDR3L,以NT5CC256M16ER-EKI为例该部分供电电压应该为1.35V

2.公版中ddr部分设计中，左侧UD1为双晶接法，右侧UD2为单晶接法。同样以NT5CC256M16ER-EKI为例，该芯片为单晶，是否可以直接接在UD1上，多余的L1,L9,J1,J9以及M7(该芯片只有A0-A14)这几个引脚不NC悬空是否有影响

@ljf101230 你好请问后续有验证过吗

@ljf101230 你好请问后续有验证过吗

@wjh_bh 你好，请问后续验证了吗

两个待验证问题点
1.T113-i有一个RGMII1-CLKIN引脚需要PHY提供125M时钟


根据T113-i文档说明，可以使用 RXCLK作为时钟源，RGMII1-CLKIN引脚悬空即可
2.根据RTL8363NB文档说明，RGMII接口需交叉连接

@kunyi 你好，所以RGM0_CLKIN引脚悬空就可以了吗，use_ephy25m=1意思是不是要将A133输出的25MHz作为RTL8363NB的时钟输入

@fans168168 你好，我看RGMII需要 RGMII-CLKIN外部phy提供125M时钟输入作为参考，但是rtl8363没有看到有时钟输出引脚，可以问一下硬件是怎么设计的吗

在《Tina_Linux_Ethernet_开发指南.pdf》中看到可以这样实现网口扩展，不知道硬件如何设计

@yubeer 楼主后续验证过吗，最近也遇到这个问题

@kunyi 楼主解决了吗，最近想用RTL8363NB也遇到这个问题