@aozima 在 D1-H内存访问速度差异测试 中说：

抱歉，我理解成写入操作了。

只读取的话，清cache后确实真实地从DRAM中读取。
但此时CPU实际可能会从DRAM读取64字节的数据吧，因为cache line是64字节。

是的 但我随机取的地址，很小概率在同一个cache line里。
映射到非cache大佬能细讲一下吗？我了解到这个好像跟PMA有关，是在芯片设计时就固化的，不知道D1上是否可以配置，划分出一块uncached的内存呢