D1S 接小屏 频率设置不成功
-
使用MQ-R的板子,接480*480的屏, DCLK设置为16Mhz, 但是输出一直是48Mhz, DCLK设置大于48M的,实际测量正常。 小于48M的,日志输出对,实际测量都是48M。
还需要设置那块?
[ 0.217616] dclk_rate_set:33000000 , lcd_rate_set:288000000 , clk_info.tcon_div:6 [ 0.217628] [DISP] lcd_clk_config,line:749: [ 0.217638] disp 0, clk: pll(96000000),clk(96000000),dclk(16000000) dsi_rate(96000000) [ 0.217638] clk real:pll(288000000),clk(288000000),dclk(16000000) dsi_rate(0)
root@TinaLinux:/# cat /sys/devices/virtual/disp/disp/attr/sys screen 0: de_rate 300000000 hz, ref_fps:64 mgr0: 480x480 fmt[rgb] cs[0x204] range[full] eotf[0x4] bits[8bits] err[0] force_sync[0] unblank direct_show[false] iommu[1] dmabuf: cache[0] cache max[0] umap skip[0] umap skip max[28] lcd output backlight(250) fps:60.2 480x 480 err:26028 skip:153 irq:26037 vsync:0 vsync_skip:0 BUF enable ch[1] lyr[0] z[16] prem[N] a[pixel 255] fmt[ 0] fb[ 480, 480; 480, 480; 480, 480] crop[ 0, 0, 480, 480] frame[ 0, 0, 800, 480] addr[fff00000, 0, 0] flags[0x 0] trd[0,0]
-
@karmastone 打了一堆日志, 好像没进入disp_lcd_enable函数,disp_lcd_fake_enable也没进。
-
【FAQ】全志V853芯片 Tina SDK LCD小分辨率DCLK设置问题
https://bbs.aw-ol.com/topic/2367/share/1
Copyright © 2024 深圳全志在线有限公司 粤ICP备2021084185号 粤公网安备44030502007680号