导航

    全志在线开发者论坛

    • 注册
    • 登录
    • 搜索
    • 版块
    • 话题
    • 在线文档
    • 社区主页

    关于DDR3电路图设计的疑问?

    T Series
    1
    1
    319
    正在加载更多帖子
    • 从旧到新
    • 从新到旧
    • 最多赞同
    回复
    • 在新帖中回复
    登录后回复
    此主题已被删除。只有拥有主题管理权限的用户可以查看。
    • L
      ljf101230 LV 2 最后由 ljf101230 编辑

      5d20a7fb-4f57-4bfa-b895-12fa383d74dd-dd1210ed5f4b3dfd878518a9d5cdf85.jpg
      全志T3芯片最大支持2G的DDR3怎么大家设计都是使用的4G的DDR3,原理图都是如下:
      6d9f18b0-53c1-449f-b0e8-5c9bd486eb14-ad9d55f05d1141f22b354801fbc5cbe.png
      ,但实际DDR3都是J1/J9/L1/L9都是NC没有实际意义的,
      6d8cceff-b655-47bd-88e9-9a21a1aeb4ed-0bfa8dc1245a2d8ff91b80185c56681.png
      这个应该如何设计原理图,针对这几个引脚?谢谢!

      1 条回复 最后回复 回复 引用 分享 0
      • 1 / 1
      • First post
        Last post

      Copyright © 2024 深圳全志在线有限公司 粤ICP备2021084185号 粤公网安备44030502007680号

      行为准则 | 用户协议 | 隐私权政策