全志T3芯片最大支持2G的DDR3怎么大家设计都是使用的4G的DDR3，原理图都是如下：

，但实际DDR3都是J1/J9/L1/L9都是NC没有实际意义的，

这个应该如何设计原理图，针对这几个引脚？谢谢！

@awwwwa 在 t113-i 单片1x16 ddr3 硬件设计 中说：

DDR2

实际DDR3封装中J1\J9\L1\L9引脚并没有实际的功能为NC原理图，按照上面的图2设计有问题嘛？

@yin2021 在 D1芯片DDR3原理图线序问题 中说：

双RANK的DDR颗粒

现在的DDR3预留J1\J9\L9等引脚但实际并没有含义为NC，但对于原理图需要连接此引脚嘛？使用的是咱们T3MCU，有最新的DDR3原理图推荐或是您有相关的联系方式我直接跟您沟通，谢谢！