全志D1 原理图问题

[lgkgkfg]

请问下全志的标案原理图为啥要这么接片选，两个片选全拉高，不是两片RAM颗粒全使能了吗？还是只存在1个高，1个低的情况？

[xiaowenge]

是的，都拉高，都使能。因为很多研究机构想要大DDR，但是D1-H只能接DDR3，DDR3最大是1G，接两片就能到2G

[lgkgkfg]

@xiaowenge 谢谢大佬解答，那按这个思路想的话，要是两片用，我是不是可以认为，先只拉SCS0，左半使能，用1GB，然后SCS0低，SCS1高，右半使能，再用1GB，两个和一起2GB？

[cloudxxcloud]

是的就是这样的。

[whycan]

@lgkgkfg
UD1的CS0是必接的，也是必贴的，UD2的CS0要在UD1的CS使能后才能用。不可以随便指定其中一片工作(除非改寄存器)。

[lgkgkfg]

@whycan 那请教下这要是搞两片，这两片咋实现容量认第二个的，这俩不都是接了SCS0了吗，要是一起高，两片一起工作，而且地址线，数据线还公用，不是乱套了吗，发给第一片的数据不也是给了第二片，这俩片上一样的数据？

[YterAA]

@lgkgkfg

UD1 是双晶 DDR3 的接法，焊接 单晶 DDR3 的时候那两个脚是NC的

而部分型号的 DDR3 是双晶的，也就是一颗DRAM芯片内有 2 片DRAM晶圆。比如H5TC8G63CMR的Dual Die Package

针对这样的 DDR3 颗粒的时候，就需要像 UD1 那样接 DRAM 芯片，支持双晶颗粒。

而 UD2 则是普通的单晶接法。只能接单晶颗粒，接双晶的只能启用其中一颗晶圆。

也就是说，D1-H 芯片要么接一片双晶 DDR3 芯片，要么接2片单晶 DDR3 芯片。 不支持4贴，8贴，16贴 DDR3 颗粒

另外这里的双晶也被称作 Dual Die Package、Dual Rank Package。不同的内存颗粒厂家叫法不同

[whycan]

@lgkgkfg
UD1 的SCS1接的是UD2的CS0,其他标出的同理，有控制器不会乱套。

一定要两个单die的ddr3才能这样接。或者只能接一个双die的ddr3。因为d1的数据线只有8位，所以不能外扩接更大内存。

[lgkgkfg]

@whycan 额，我这里写错了，我刚才想表达的意思是这俩片都有公用片选CS，就是SCS1，想请教下，是说靠SOC DRAM控制器选通两片DRAM，来实现两片容量扩展的吗？但是按这个思路，UD1不就没必要同时接上SCS1了吗？

[lgkgkfg]

@yteraa 谢谢大佬，好像明白了，那官方这种搞法，U1D全接就是为了兼容双晶芯片吧，其实用个单晶，CS1#可以直接悬空不接了吧？

[YterAA]

@lgkgkfg 是的

[linlin]

在2x8Bit 基础上 可以做4X4Bit 4贴片，数据4线一组交换