Navigation

    全志在线开发者论坛

    • Register
    • Login
    • Search
    • Categories
    • Tags
    • 在线文档
    • 社区主页

    d1-h的ddr线序和几个小问题

    MR Series
    2
    2
    1530
    Loading More Posts
    • Oldest to Newest
    • Newest to Oldest
    • Most Votes
    Reply
    • Reply as topic
    Log in to reply
    This topic has been deleted. Only users with topic management privileges can see it.
    • X
      xiaoxiao LV 5 last edited by

      哪吒开发板上的ddr线序,是芯片内部重新走线了还是,根据最新的手册里面的定义和实际使用的也是有冲突的。
      VDD-CPUFB和VDD-SYSFB这两个是电源输入脚还是输出脚,手册里面也没有详细的说明。
      手册上面关于电源管理部分的内容是缺失的,除了这部分其他部分的一些细节也能否补充完整。

      1 Reply Last reply Reply Quote Share 0
      • YuzukiTsuru
        柚木 鉉 LV 9 last edited by

        1.SOC SA线的乱序是因为D1芯片内部为了外部走线方便,SA线重新做了remap,可以支持到当前的连接线序。

        2.颗粒端的乱序是DDR本身的特性,DQ线在组内的顺序是可以改变的,一共分两组:第一组DQ0-DQ7+DQSN/P0+DQM0,第二组DQ8-DQ18+DQSN/P1+DQM

        1 Reply Last reply Reply Quote Share 0
        • 1 / 1
        • First post
          Last post

        Copyright © 2024 深圳全志在线有限公司 粤ICP备2021084185号 粤公网安备44030502007680号

        行为准则 | 用户协议 | 隐私权政策