不知到有没有官方的tina的display 官方文档说明【不是LCD】,里面有说明DTS里面【&disp】的参数配置:
disp_init_enable = <1>;
disp_mode = <0>;
screen0_output_type = <1>;
screen0_output_mode = <4>;
看到网上都是参考修改，不知道所以然，或者看源代码dev_disp.c
如果有官方文档，就省事了。

@chrisvista
可以了
curl https://storage.googleapis.com/git-repo-downloads/repo > ~/bin/repo
改成
curl https://mirrors.tuna.tsinghua.edu.cn/git/git-repo > ~/bin/repo

和你的问题一样，正好找个伴
PhoenixSuit v1.15
柚木V831S板子是淘宝刚买的，第一次刷，CH、刷卡驱动都确认安装正常，WIN10
7%时，提示失败，中断。

dbgview-v831s otg fail.log

@chrisvista
可以了
curl https://storage.googleapis.com/git-repo-downloads/repo > ~/bin/repo
改成
curl https://mirrors.tuna.tsinghua.edu.cn/git/git-repo > ~/bin/repo

创龙T113i, Tina-SDK-v1.1，解压LinuxSDK-v1.0.tar.gz后，按‘LinuxSDK使用说明.pdf’运行
repo sync -l
没有任何反应
网页访问设置repo服务器，报错：DNS_PROBE_FINISHED_NXDOMAIN
<remote fetch="." name="tina" review="http://gerrit.allwinnertech.com:8081/ssh_info"/>

T113-i的disp寄存器地址是否正确？

compatible = "allwinner,sunxi-disp";
reg = <0x0 0x05000000 0x0 0x3fffff>, /* de0 /
<0x0 0x05460000 0x0 0xfff>, /display_if_top/
<0x0 0x05461000 0x0 0xfff>, / tcon-lcd0 /
<0x0 0x05470000 0x0 0xfff>, / tcon-tv /
<0x0 0x05450000 0x0 0x1fff>; / dsi0*/

总结：
全志一直使用synopsys IP，后面的仅仅DPHY升级V1.2
A31： MIPI DSI v1.01 and MIPI D-PHY v1.00 有公开的DSI资料
后续升级【从哪个开始升级，自己查】
MIPI DSI v1.01 and MIPI D-PHY v1.20
V1.2和V1.00 基本原理一样，寄存器差别不大，所有MIPI DSI资料大家参考A31即可，包括基地址DSI Base Address 0x01CA0000都是一样的，欢迎大家指正

@awwwwa 是用原来的库，我肯定不会写，很复杂的，主要是想我的错在哪里了，哪个地方设置错了

@awwwwa 刚才看错了，你发的没有问题，创龙全志的也没有问题：
我用DPHY和DSI 控制寄存器对比，当然错误，大意了

@awwwwa 谢谢大佬，我准备和老外一样上墙，看个究竟，目前不能用全志的核心板t113-i DSI 从shutdown 进入AFE,不能进入control mode, DSI 0 一直1.2V高电平。

@awwwwa 不会吧，我现在用创龙的核心板，给我的SDK，里面的代码是这样的

union dphy_ctl_reg_t {
u32 dwval;
struct {
u32 module_en:1;
u32 res0:3;
u32 lane_num:2;
u32 res1:26;
} bits;
};
lowlevel_v2x

这个应该是对的，很多开发都点亮MIPI 屏。

@awwwwa 理解
所有现在我研发产品都是这样：
先搞国外的，资料齐全，然后用国内的，其实大部分一样，这样可以曲线救自己，哈哈

@awwwwa 系统定义里面不停更新，比如第一个就已经改变了：
typedef union
{
u32 dwval;
struct
{
u32 module_en : 1 ; // default: 0;
u32 res0 : 3 ; // default: ;
u32 lane_num : 2 ; // default: 0;
u32 res1 : 26 ; // default: ;
} bits;
} dphy_ctl_reg_t;