目前完成：
从机硬件构架ok

V853原理图设计ok
目前未完成：
esp32飞控程序，移植pix4有小bug，优化中。
V853机载主板pcb。

待完成目标：
主控与飞控低延时通信。
机载视觉2.0主板。V853原理图.pdf

立创开源平台链接：https://oshwhub.com/yunchuan/V853ji-zai-shi-jiao-zhong-shu
进度：ddr完成绘制，叠层参考JLC-3313,符合免费打样规则

AI视觉部分博士老师在做，我整硬件和系统

pcb完成，进入打样测试。
文件同步上传，包含工程原文件，装配图，光绘，bom，坐标文件，可以直接jlc进行SMT。文件详情在压缩包名称表格中。
ps：开源作品，自己做着玩，但请别商用
（文件位于立创开源平台附件中）

这个sysfb引脚在物理上究竟是如何连接或者如何工作的。官方参考设计是作为单独的一个dcdc反馈来使用，直接连接在dcdc的反馈引脚上


而部分第三方厂家使用都是作为电源直接与输出相连接


大佬们，这个vddfb引脚究竟是作为什么功能使用，应该怎样连接。或者说可否直接与电源相连接

pcb完成，进入打样测试。
文件同步上传，包含工程原文件，装配图，光绘，bom，坐标文件，可以直接jlc进行SMT。文件详情在压缩包名称表格中。
ps：开源作品，自己做着玩，但请别商用
（文件位于立创开源平台附件中）

快啦。
为了白嫖嘉立创6层板，只能卡立创免费极限工艺（bga焊盘0.25mm以上，线宽3.5mil以上，过孔离线0.1mm）pin间距太小应该是过孔放不下，这个卡免费只能做削盘处理了 立创可千万别改规则
ddr部分用立创盘中孔，会好连点。
v853下面卡工艺用0.3/0.45的孔，然后设置局域规则0.08/0.08线宽线距，（立创会在做不出来的地方削盘，这个可以不用担心）。其他地方还是卡极限工艺3.5mil线宽线距，但我设的5mil，能满足。

AI视觉部分博士老师在做，我整硬件和系统

立创开源平台链接：https://oshwhub.com/yunchuan/V853ji-zai-shi-jiao-zhong-shu
进度：ddr完成绘制，叠层参考JLC-3313,符合免费打样规则

目前完成：
从机硬件构架ok

V853原理图设计ok
目前未完成：
esp32飞控程序，移植pix4有小bug，优化中。
V853机载主板pcb。

待完成目标：
主控与飞控低延时通信。
机载视觉2.0主板。V853原理图.pdf