D1芯片DDR3原理图线序问题

[baiwen]

参考 D1_SCHEMATIC_NEZA_V1_2.pdf在设计硬件时DDR3的线序问题。

[yin2021]

@allwinnertech
1.SOC SA线的乱序是因为D1芯片内部为了外部走线方便，SA线重新做了remap，可以支持到当前的连接线序。
2.颗粒端的乱序是DDR本身的特性，DQ线在组内的顺序是可以改变的，一共分两组：第一组DQ0-DQ7+DQSN/P0+DQM0,第二组DQ8-DQ18+DQSN/P1+DQM
3.对于颗粒UD1预留了 CKE1,CS1,ZQ1 是兼容部分双RANK的DDR颗粒。当D1开发板只接一个DDR颗粒同时这个颗粒是双片选的时候，就会使用这几个pin脚。

[ljf101230]

@yin2021 在 D1芯片DDR3原理图线序问题 中说：

双RANK的DDR颗粒

现在的DDR3预留J1\J9\L9等引脚但实际并没有含义为NC，但对于原理图需要连接此引脚嘛？使用的是咱们T3MCU，有最新的DDR3原理图推荐或是您有相关的联系方式我直接跟您沟通，谢谢！