awwwwa 发布的帖子

@helloa 参考pack脚本，制作对应分区

考虑dsp初始化时候没有调用hal_request_irq

是的，需要升级驱动，不过NBG是哪里获取的为什么会对不上

可以在APST下载

这份sdk应该是很早的版本不支持，需要换支持功能的sdk

setenv需要修改为mmc版本，具体追一下源码

@liuzhengrong789 4线+内置DMA+DTR，亲测77MB/s

Ubuntu 18.04？

日志呢？没有日志没法排查

这样属于超频行为，会增加系统不稳定性，建议一般不进行超频使用

@yunyisa 自制的固件无法打包成全志的镜像，只能由SDK生成，全志镜像有专有的封装格式，不仅仅是地址偏移

看硬件设计，Avaota系列板子设计网卡常量，Active时灭，BPI 设计网卡灯常灭，Avtive时亮

重新编译固件看看，看上去是固件问题

docker 没有正确安装配置

1.AVCC是芯片内部电源供电吗？datasheet上没说。 -- 是芯片内部供电
2.EXT-LDO33不是内部LDO输出么，为什么要外接3V3? -- 外接DCDC降低功耗，减少发热
3.为什么VDD-SYS1与VDD-SYS2、VDD-AON与VDD12-PSM外部要接在一起。 -- R128各模块供电采用内部 PMU
我猜应该有一本完整的硬件设计指南可以解答问题，只是没公开。 -- https://r128.docs.aw-ol.com/hardware/hardware_design/

是基于tensorflow

如果设备是nor储存介质，那一定是squashfs

需要修改QT编译Makefile，加入opencv引用

Tina-Linux的github并非全志维护，是第三方维护，具体原因需要联系维护的作者。

@aaa0557li V851S 不能刷 V851SE，不能刷V851S3，ic cant match axp, please check... 是检查固件与芯片型号不对应，另外检查编译环境是否有其他变量导致编译出来的固件检查不匹配，如果都没问题建议重装一个干净的SDK不要与其他SDK复用同一个环境

@lozenyin 编译环境安装mkimage android-tools-mkbootimg

@nimadibaj
[ISP_ERR]isp_ctx_save_exit, line: 109,open /mnt/isp0_1920_1088_30_0_ctx_saved.bin failed, err:Read-only file system.
这个是暂存isp参数，由于没有文件所以打开失败。可以无视。

真正的问题是Got signal 11, exiting ...，程序出现段错误，请检查指针使用

刷的固件对不上芯片，例如V853烧录V851s，V853烧录V853s

1. 执行命令设置全局保存密码

git config --global credential.helper store

2. 执行命令输入密码

git clone https://sdk.aw-ol.com/git_repo/V853Tina_Open/manifest.git

3. 使用repo拉取sdk

repo init -u https://sdk.aw-ol.com/git_repo/V853Tina_Open/manifest.git -b master -m tina-v853-open.xml

由于repo更新，目前不支持通过repo输入密码，请先使用git命令输入保存密码

@hqembed 有Tina Linux AIoT，支持Buildroot，Debian

@wayneyao IP版本不同，驱动有修改，以手册为准，控制器支持32bit，请提供设备树和驱动修改

可以尝试中断绑定其他CPU核心，例如CPU1

uboot和dtsi里面添加dual link IO的配置

demo:

lvds2link_pins_a: lvds2link@0 {
     allwinner,pins = "PD0", "PD1", "PD2", "PD3", "PD4", "PD5", "PD8", "PD9", "PD6", "PD7", \
     "PD10", "PD11", "PD12", "PD13", "PD14", "PD15", "PD18", "PD19", "PD16", "PD17";
     allwinner,pname = "PD0", "PD1", "PD2", "PD3", "PD4", "PD5", "PD8", "PD9", "PD6", "PD7", \
     "PD10", "PD11", "PD12", "PD13", "PD14", "PD15", "PD18", "PD19", "PD16", "PD17";
     allwinner,function = "lvds1";
     allwinner,muxsel = <3>;
     allwinner,drive = <3>;
     allwinner,pull = <0>;
 };

lvds2link_pins_b: lvds2link@1 {
     allwinner,pins = "PD0", "PD1", "PD2", "PD3", "PD4", "PD5", "PD8", "PD9", "PD6", "PD7", \
     "PD10", "PD11", "PD12", "PD13", "PD14", "PD15", "PD18", "PD19", "PD16", "PD17";
     allwinner,pname = "PD0", "PD1", "PD2", "PD3", "PD4", "PD5", "PD8", "PD9", "PD6", "PD7", \
     "PD10", "PD11", "PD12", "PD13", "PD14", "PD15", "PD18", "PD19", "PD16", "PD17";
     allwinner,function = "lvds1_suspend";
     allwinner,muxsel = <7>;
     allwinner,drive = <3>;
     allwinner,pull = <0>;
 };

dts中 修改为lvds dual link模式，并引用dtsi里配好的dual link IO

&lcd0{
...
 lcd_lvds_if          = <1>;
...
...
pinctrl-0 = <&lvds2link_pins_a>;
pinctrl-1 = <&lvds2link_pins_b>;
...
}

其他和single link的配置方法无异，如果点不亮请检查时序

这里看到dclk配置是80

但是手册需求的是54

这里提供一套1920x720的时序作为参考

&lcd0 {
	lcd_used            = <1>;

	lcd_driver_name     = "default_lcd";
	lcd_backlight       = <50>;
	lcd_if              = <3>;

	lcd_x               = <1920>;
	lcd_y               = <720>;
	lcd_width           = <150>;
	lcd_height          = <94>;
	lcd_dclk_freq       = <94>;

	lcd_pwm_used        = <1>;
	lcd_pwm_ch          = <3>;
	lcd_pwm_freq        = <50000>;
	lcd_pwm_pol         = <1>;
	lcd_pwm_max_limit   = <255>;

	lcd_hbp             = <64>;
	lcd_ht              = <2064>;
	lcd_hspw            = <20>;
	lcd_vbp             = <30>;
	lcd_vt              = <760>;
	lcd_vspw            = <10>;

	lcd_lvds_if         = <1>;
	lcd_lvds_colordepth = <0>;
	lcd_lvds_mode       = <0>;
	lcd_frm             = <1>;
	lcd_hv_clk_phase    = <0>;
	lcd_hv_sync_polarity= <0>;
	lcd_gamma_en        = <0>;
	lcd_bright_curve_en = <0>;
	lcd_cmap_en         = <0>;

	deu_mode            = <0>;
	lcdgamma4iep        = <22>;
	smart_color         = <90>;

	pinctrl-0 = <&lvds2link_pins_a>;
	pinctrl-1 = <&lvds2link_pins_b>;
};

根据具体的模型和需求的规格来看，实际感觉差不多

@zhangerhu 硬件只是同编同解可以试一下，瓶颈估计在带宽上

@dnvwf

重点：rootfstype=squashfs

v851s/configs/xxx/env.cfg

#kernel command arguments
earlyprintk=sunxi-uart,0x02500000
initcall_debug=0
console=ttyS0,115200
nand_root=/dev/ubiblock0_4
mmc_root=/dev/mmcblk0p4
nor_root=/dev/mtdblock3
init=/init
rdinit=/rdinit
loglevel=8
coherent_pool=32K
#reserve_list=30M@64M,78M@128M,200M@512M
mac=
wifi_mac=
bt_mac=
specialstr=
root_partition=rootfs
mtd_name=sys
rootfstype=squashfs
#set kernel cmdline if boot.img or recovery.img has no cmdline we will use this
setargs_nor=setenv bootargs  earlyprintk=${earlyprintk} clk_ignore_unused initcall_debug=${initcall_debug} console=${console} loglevel=${loglevel} root=${nor_root} rootwait init=${init} rdinit=${rdinit} partitions=${partitions} cma=${cma} coherent_pool=${coherent_pool} ion_carveout_list=${reserve_list}
setargs_nand=setenv bootargs earlyprintk=${earlyprintk} clk_ignore_unused initcall_debug=${initcall_debug} console=${console} loglevel=${loglevel}  ubi.mtd=${mtd_name} root=${nand_root} rootfstype=${rootfstype} rootwait init=${init} rdinit=${rdinit} partitions=${partitions} cma=${cma} mac_addr=${mac} wifi_mac=${wifi_mac} bt_mac=${bt_mac} selinux=${selinux} specialstr=${specialstr} coherent_pool=${coherent_pool} ion_carveout_list=${reserve_list}
setargs_nand_ubi=setenv bootargs ubi.mtd=${mtd_name} ubi.block=0,${root_partition} earlyprintk=${earlyprintk} clk_ignore_unused initcall_debug=${initcall_debug} console=${console} loglevel=${loglevel} root=${nand_root} rootfstype=${rootfstype} init=${init} partitions=${partitions} cma=${cma} snum=${snum} mac_addr=${mac} wifi_mac=${wifi_mac} bt_mac=${bt_mac} specialstr=${specialstr} gpt=1
setargs_mmc=setenv  bootargs earlyprintk=${earlyprintk} clk_ignore_unused initcall_debug=${initcall_debug} console=${console} loglevel=${loglevel} root=${mmc_root}  rootwait init=${init} partitions=${partitions} cma=${cma} mac_addr=${mac} wifi_mac=${wifi_mac} bt_mac=${bt_mac} selinux=${selinux} specialstr=${specialstr} coherent_pool=${coherent_pool} ion_carveout_list=${reserve_list}
#nand command syntax: sunxi_flash read address partition_name read_bytes
#0x4007f800 = 0x40080000(kernel entry) - 0x800(boot.img header 2k)
boot_partition=boot
boot_normal=sunxi_flash read 44800000 ${boot_partition};bootm 44800000
boot_recovery=sunxi_flash read 44800000 extend;bootm 44800000
boot_fastboot=fastboot
#recovery key
recovery_key_value_max=0x13
recovery_key_value_min=0x10
#fastboot key
fastboot_key_value_max=0x8
fastboot_key_value_min=0x2

#uboot system env config
bootdelay=1
#default bootcmd, will change at runtime according to key press
#default nand boot
bootcmd=run setargs_nand boot_normal
#verify the kernel
verify=N

需要真实存在两个屏幕，也可以一个lcd屏幕一个spi屏幕

会，启动介质优先级描述了每个介质被选择为启动介质的可能性。BROM 首先读取具有最高优先级的介质的 boot0。如果该介质不存在或存在任何问题，BROM 将尝试下一个介质。否则，该介质将被选择为启动介质。

具体可以查看手册GPIO Boot Select表格

@layzerlee 需要修改编译参数加上v扩展支持

CONFIG_TOOLCHAIN_MACH_FLAGS="-mcmodel=medany -mabi=lp64dv -march=rv64gcxvthead"
CONFIG_TOOLCHAIN_FPU_ABI="-march=rv64gcxvthead"

dclk过高，屏幕分屏了？
这里提供一个py脚本计算分频系数，这里对应的是HV屏，DSI也可以参考

def find_closest_clock(target_clock, clock_list):
    clock_list = sorted(clock_list)
    low, high = 0, len(clock_list) - 1
    closest = clock_list[low]
    while low <= high:
        mid = (low + high) // 2
        if clock_list[mid] < target_clock:
            low = mid + 1
        elif clock_list[mid] > target_clock:
            high = mid - 1
        else:
            return clock_list[mid]
        if abs(clock_list[mid] - target_clock) < abs(closest - target_clock):
            closest = clock_list[mid]

    return closest

def calculate_divisor(clock_need, clock_list, min_divisor=6):
    is_perfect = True
    for i in clock_list:
        for j in range(0, 255):
            if (clock_need * j) == i:
                closest_clock = i
                divisor = j
                return closest_clock, divisor, is_perfect

    is_perfect = False

    closest_clock = find_closest_clock(clock_need, clock_list)
    
    if closest_clock == 0:
        return None, None, None
    
    divisor = closest_clock // clock_need
    if divisor < min_divisor:
        min_diff = float('inf')
        best_clock = None
        for clock in clock_list:
            if clock >= clock_need * min_divisor:
                current_divisor = clock // clock_need
                if current_divisor < min_divisor:
                    continue
                diff = abs(clock - clock_need * current_divisor)
                if diff < min_diff:
                    min_diff = diff
                    best_clock = clock
        if best_clock is not None:
            return best_clock, best_clock // clock_need, is_perfect
    
    return closest_clock, divisor, is_perfect

clock_list = [
    408, 420, 432, 444, 456, 468, 480, 492, 504, 516, 528, 540, 552, 564,
    576, 588, 600, 612, 624, 636, 648, 660, 672, 684, 696, 708, 720, 732,
    744, 756, 768, 780, 792, 804, 816, 828, 840, 852, 864, 876, 888, 900,
    912, 924, 936, 948, 960, 972, 984, 996, 1008, 1020, 1032, 1044, 1056,
    1068, 1080, 1092, 1104, 1116, 1128, 1140, 1152, 1164, 1176, 1188, 1200,
    1212, 1224, 1236, 1248, 1260, 1272, 1284, 1296, 1308, 1320, 1332, 1344,
    1356, 1368, 1380, 1392, 1404, 1416, 1428, 1440, 1452, 1464, 1476, 1488,
    1500, 1512, 1524, 1536, 1548, 1560, 1572, 1584, 1596, 1608, 1620, 1632,
    1644, 1656, 1668, 1680, 1692
]


clock_need = int(input("请输入需要的时钟(MHz): "))
closest_clock, divisor, is_perfect = calculate_divisor(clock_need, clock_list)
if is_perfect:
    print(f"父时钟: {closest_clock}MHz, 分频系数: {divisor}, 分频后的频率: {closest_clock / divisor}MHz")
else:
    print(f"无法找到完美，最近的父时钟: {closest_clock}, 分频系数: {divisor}, 分频后的频率: {closest_clock / divisor}MHz")
print("请修改分频系数表 clk_tbl 中 HV 分频系数为: {LCD_IF_HV, " + hex(divisor) + ", 1, 1, 0}")

可以查看《Tina_Linux_OTA_开发指南.pdf》 文档

需要在内核中实现这个功能的UI，可以采用手绘UI方法，操作内核DISP的接口实现。或者使用开机动画轮播图片实现

请贴出编译日志。

第一次编译时候请取消勾选 mpp sample smartIPC_demo 编译完成一次之后使用 cleanmpp && mkmpp 来编译mpp相关demo。

看一下编写的驱动是否出现死锁

@yimu163com 在 R329代码里找不到BOOT0启动打印“HELLO! BOOT0 is starting!” 中说：

Binary file ./device/config/chips/r329/bin/boot0_nand_sun50iw11p1.bin matches
Binary file ./device/config/chips/r329/bin/sboot_sun50iw11p1.bin matches
Binary file ./device/config/chips/r329/bin/boot0_spinor_sun50iw11p1.bin matches
Binary file ./device/config/chips/r329/bin/boot0_sdcard_sun50iw11p1.bin matches

在这几个bin里，BOOT0不开源

@yilan7805 看上去解压工具链压缩文件有损坏，重新下载一下？

联系板卡提供商，目前几家都已经提供rt补丁

OpenWRT会重写kernel部分的配置，具体请参考OpenWRT文档

看一下屏幕dclk，是否由于dclk过高导致错误

如果是CTP，GT911驱动需要设置校准数组，FT系列需要配置零点
如果是RTP，需要tslib单独校准

@shuaige HDMI只输出数字信号，没有背光数据，看看是不是图像本来就比较暗

默认没有密码，加密码需要配置下

uboot下是否开启usb储存设备的驱动？默认没有进行配置

opencv编译错误，编译opencv需要虚拟机内存 >16G，CPU > 4核，否则编译任务会被Linux强制结束

@chaogai 请使用python2进行下载

请提供完整的报错截图

这个是交叉编译工具链没找到，确认下有这个文件吗
`

请提供下转换工具的版本，类似于acuity-toolkit-binary-6.21.1

DSI

	dsi1_backlight: backlight0 {
		compatible = "pwm-backlight";
		status = "okay";
		brightness-levels = <
			  0   1   2   3   4   5   6   7
			  8   9  10  11  12  13  14  15
			 16  17  18  19  20  21  22  23
			 24  25  26  27  28  29  30  31
			 32  33  34  35  36  37  38  39
			 40  41  42  43  44  45  46  47
			 48  49  50  51  52  53  54  55
			 56  57  58  59  60  61  62  63
			 64  65  66  67  68  69  70  71
			 72  73  74  75  76  77  78  79
			 80  81  82  83  84  85  86  87
			 88  89  90  91  92  93  94  95
			 96  97  98  99 100 101 102 103
			104 105 106 107 108 109 110 111
			112 113 114 115 116 117 118 119
			120 121 122 123 124 125 126 127
			128 129 130 131 132 133 134 135
			136 137 138 139 140 141 142 143
			144 145 146 147 148 149 150 151
			152 153 154 155 156 157 158 159
			160 161 162 163 164 165 166 167
			168 169 170 171 172 173 174 175
			176 177 178 179 180 181 182 183
			184 185 186 187 188 189 190 191
			192 193 194 195 196 197 198 199
			200 201 202 203 204 205 206 207
			208 209 210 211 212 213 214 215
			216 217 218 219 220 221 222 223
			224 225 226 227 228 229 230 231
			232 233 234 235 236 237 238 239
			240 241 242 243 244 245 246 247
			248 249 250 251 252 253 254 255>;
		default-brightness-level = <200>;
		enable-gpios = <&pio PH 18 GPIO_ACTIVE_HIGH>;
		pwms = <&pwm0 0 50000 0>;
	};

&de {
	chn_cfg_mode = <3>;
	status = "okay";
};

&vo0 {
	status = "okay";
};

&dlcd1 {
	status = "okay";
};

&dsi1 {
	status = "okay";
	pinctrl-0 = <&dsi1_4lane_pins_a>;
	pinctrl-1 = <&dsi1_4lane_pins_b>;
	pinctrl-names = "active","sleep";
	ports {
		dsi1_out: port@1{
			reg = <1>;
			dsi_out_panel: endpoint {
				remote-endpoint = <&panel_in>;
			};
		};
        };
	panel: panel@0 {
		compatible = "panel-dsi";
		status = "okay";
		reg = <0>;
		power0-supply = <&reg_cldo4>;
		power1-supply = <&reg_cldo1>;

		reset-gpios = <&pio PD 22 GPIO_ACTIVE_HIGH>; //reset
		backlight = <&dsi1_backlight>;
		dsi,flags = <MIPI_DSI_MODE_VIDEO>;
		dsi,lanes = <4>;
		dsi,format = <0>;
		panel-init-sequence = [
			15 00 02 E0 00
			15 00 02 E1 93
			15 00 02 E2 65
			15 00 02 E3 F8
			15 00 02 80 03
			15 00 02 E0 01
			15 00 02 00 00
			15 00 02 01 25
			15 00 02 03 00
			15 00 02 04 30
			15 00 02 0C 74
			15 00 02 17 00
			15 00 02 18 C7
			15 00 02 19 01
			15 00 02 1A 00
			15 00 02 1B C7
			15 00 02 1C 01
			15 00 02 24 FE
			15 00 02 37 19
			15 00 02 35 28
			15 00 02 38 05
			15 00 02 39 08
			15 00 02 3A 12
			15 00 02 3C 7E
			15 00 02 3D FF
			15 00 02 3E FF
			15 00 02 3F 7F
			15 00 02 40 06
			15 00 02 41 A0
			15 00 02 43 1E
			15 00 02 44 0B
			15 00 02 55 02
			15 00 02 57 6A
			15 00 02 59 0A
			15 00 02 5A 2E
			15 00 02 5B 1A
			15 00 02 5C 15
			15 00 02 5D 7F
			15 00 02 5E 61
			15 00 02 5F 50
			15 00 02 60 43
			15 00 02 61 3F
			15 00 02 62 32
			15 00 02 63 35
			15 00 02 64 1F
			15 00 02 65 38
			15 00 02 66 36
			15 00 02 67 36
			15 00 02 68 54
			15 00 02 69 42
			15 00 02 6A 48
			15 00 02 6B 39
			15 00 02 6C 34
			15 00 02 6D 26
			15 00 02 6E 14
			15 00 02 6F 02
			15 00 02 70 7F
			15 00 02 71 61
			15 00 02 72 50
			15 00 02 73 43
			15 00 02 74 3F
			15 00 02 75 32
			15 00 02 76 35
			15 00 02 77 1F
			15 00 02 78 38
			15 00 02 79 36
			15 00 02 7A 36
			15 00 02 7B 54
			15 00 02 7C 42
			15 00 02 7D 48
			15 00 02 7E 39
			15 00 02 7F 34
			15 00 02 80 26
			15 00 02 81 14
			15 00 02 82 02
			15 00 02 E0 02
			15 00 02 00 52
			15 00 02 01 5F
			15 00 02 02 5F
			15 00 02 03 50
			15 00 02 04 77
			15 00 02 05 57
			15 00 02 06 5F
			15 00 02 07 4E
			15 00 02 08 4C
			15 00 02 09 5F
			15 00 02 0A 4A
			15 00 02 0B 48
			15 00 02 0C 5F
			15 00 02 0D 46
			15 00 02 0E 44
			15 00 02 0F 40
			15 00 02 10 5F
			15 00 02 11 5F
			15 00 02 12 5F
			15 00 02 13 5F
			15 00 02 14 5F
			15 00 02 15 5F
			15 00 02 16 53
			15 00 02 17 5F
			15 00 02 18 5F
			15 00 02 19 51
			15 00 02 1A 77
			15 00 02 1B 57
			15 00 02 1C 5F
			15 00 02 1D 4F
			15 00 02 1E 4D
			15 00 02 1F 5F
			15 00 02 20 4B
			15 00 02 21 49
			15 00 02 22 5F
			15 00 02 23 47
			15 00 02 24 45
			15 00 02 25 41
			15 00 02 26 5F
			15 00 02 27 5F
			15 00 02 28 5F
			15 00 02 29 5F
			15 00 02 2A 5F
			15 00 02 2B 5F
			15 00 02 2C 13
			15 00 02 2D 1F
			15 00 02 2E 1F
			15 00 02 2F 01
			15 00 02 30 17
			15 00 02 31 17
			15 00 02 32 1F
			15 00 02 33 0D
			15 00 02 34 0F
			15 00 02 35 1F
			15 00 02 36 05
			15 00 02 37 07
			15 00 02 38 1F
			15 00 02 39 09
			15 00 02 3A 0B
			15 00 02 3B 11
			15 00 02 3C 1F
			15 00 02 3D 1F
			15 00 02 3E 1F
			15 00 02 3F 1F
			15 00 02 40 1F
			15 00 02 41 1F
			15 00 02 42 12
			15 00 02 43 1F
			15 00 02 44 1F
			15 00 02 45 00
			15 00 02 46 17
			15 00 02 47 17
			15 00 02 48 1F
			15 00 02 49 0C
			15 00 02 4A 0E
			15 00 02 4B 1F
			15 00 02 4C 04
			15 00 02 4D 06
			15 00 02 4E 1F
			15 00 02 4F 08
			15 00 02 50 0A
			15 00 02 51 10
			15 00 02 52 1F
			15 00 02 53 1F
			15 00 02 54 1F
			15 00 02 55 1F
			15 00 02 56 1F
			15 00 02 57 1F
			15 00 02 58 40
			15 00 02 5B 10
			15 00 02 5C 06
			15 00 02 5D 40
			15 00 02 5E 00
			15 00 02 5F 00
			15 00 02 60 40
			15 00 02 61 03
			15 00 02 62 04
			15 00 02 63 6C
			15 00 02 64 6C
			15 00 02 65 75
			15 00 02 66 08
			15 00 02 67 B4
			15 00 02 68 08
			15 00 02 69 6C
			15 00 02 6A 6C
			15 00 02 6B 0C
			15 00 02 6D 00
			15 00 02 6E 00
			15 00 02 6F 88
			15 00 02 75 BB
			15 00 02 76 00
			15 00 02 77 05
			15 00 02 78 2A
			15 00 02 E0 04
			15 00 02 37 58
			15 00 02 00 0E
			15 00 02 02 B3
			15 00 02 09 61
			15 00 02 0E 48
			15 00 02 E0 00
			05 32 01 11
			05 05 01 29
			15 32 02 35 00
		];

		panel-exit-sequence = [
			05 14 01 28
			05 50 01 10
		];

		display-timings {
			native-mode = <&dsi1_timing0>;

			dsi1_timing0: timing0 {
				clock-frequency = <68215200>;
				hback-porch = <20>;
				hactive = <800>;
				hfront-porch = <20>;
				hsync-len = <20>;
				vback-porch = <8>;
				vactive = <1280>;
				vfront-porch = <30>;
				vsync-len = <4>;

			};
		};
		port {
			panel_in: endpoint {
                                remote-endpoint = <&dsi_out_panel>;
                        };
		};
	};
};

&dsi0combophy {
	status = "disabled";
};

&dsi1combophy {
	status = "okay";
};

target/allwinner/t113-nezha/base-files
target/allwinner/t113-nezha/busybox-init-base-files

根据选择的overlay方式而定

@zifeiyu 内核也需要勾选上相应的驱动

需要安装Python2.7

@scanli 如果刷写过，需要创龙官方来提供支持

@scanli 请问设备是否刷写过安全启动？如果没有刷写过但是出现这个情况可以做以下临时修改

在 device/config/chips/t113_i/configs/default/ 修改 boot_package.cfg 删除 optee.fex 行

在 lichee/linux-5.4/arch/arm/boot/dts/sun8iw20p1.dtsi 中注释

psci {
	compatible = "arm,psci-1.0";
	method = "smc";
};

前往 lichee/linux-5.4/arch/arm/mach-sunxi/platsmp.c 加入

static int sun8i_t113_smp_boot_secondary(unsigned int cpu,
				    struct task_struct *idle)
{
    u32 reg;
    void __iomem *cpucfg_membase = ioremap(0x09010000, 0x10);
    void __iomem *cpuexec_membase[] = {ioremap(0x070005C4, 0x10),ioremap(0x070005C8, 0x10)};
	
	if (cpu != 1)
	    return 0;

	spin_lock(&cpu_lock);

	writel(__pa_symbol(secondary_startup),	cpuexec_membase[cpu]);

	reg = readl(cpucfg_membase);
	writel(reg | BIT(cpu), cpucfg_membase);

	spin_unlock(&cpu_lock);

	return 0;
}

static const struct smp_operations sun8i_t113_smp_ops __initconst = {
	.smp_boot_secondary	= sun8i_t113_smp_boot_secondary,
};
CPU_METHOD_OF_DECLARE(sun8i_t113_smp, "allwinner,sun8iw20p1", &sun8i_t113_smp_ops);

注意这只是临时修改跳过检查，之后最好使用创龙提供的虚拟机复现看看会不会也出现这个问题

@zifeiyu 对

@zifeiyu

DE和RO为使能管脚。DE为低电平、RE为低电平时为接收；DE为高电平、RE为高电平时为发送；RO和DI为数据管脚。RO为接收，DI为发送；因此我们经常将DE和RE直接连接，用一个IO口控制。

需要添加以下三个成员：

• sunxi,uart-rs485
  • 0：485模式关闭
  • 1：485模式使能
• sunxi,uart-485fl
  • 0：485 gpio管脚数值为0时表示发送状态
  • 1：485 gpio管脚数值为1时表示发送状态
• sunxi,uart-485oe-gpios
  • 用于外部转换芯片使能信号的gpio引脚，GPIO_ACTIVE_HIGH含义为默认为高电平

示例：

uart1: uart@2500400 {
			...
			status = "okay";
			//添加以下三行
			sunxi,uart-rs485 = <1>;
			sunxi,uart-485fl = <1>;
			sunxi,uart-485oe-gpios = <&pio PG 8 GPIO_ACTIVE_HIGH>;
};

A40I 5.10 内核：

uart5_pins_a: uart5_pins@0 {
	pins = "PH6", "PH7";
	function = "uart5";
};

uart5_pins_b: uart5_pins@1 {
	pins = "PH6", "PH7";
	function = "gpio_in";
};

&uart5 {
	pinctrl-names = "default", "sleep";
	pinctrl-0 = <&uart5_pins_a>;
	pinctrl-1 = <&uart5_pins_b>;
	rs485-enable = <0>;
	rs485-mode = <0>;   /* defalut 0:rx 1:tx */
	rs485-mode-pin = <&pio PH 8 GPIO_ACTIVE_LOW>;
	status = "disabled";
};

@zifeiyu rootfs需要用make命令编译，不过只需要编译一次

mboot，mkernel是编译boot和内核的，并没有编译rootfs，如果已经编译好了rootfs则可以代替，如果没有编译rootfs则需要make来编译rootfs

make distclean后删除out文件夹重新编译看看

@maplerian 开启外部DCDC, POWERTCTL会自动关闭APP_LDO，这个是一个硬件行为

@maplerian 在深度休眠下，内部APP_LDO由PWRCTRL硬件关闭，且深度休眠下GPIO控制器断电不会启用DCDC，唤醒时由PWRCTRL硬件逻辑开启内部APP_LDO，然后启用GPIO控制器拉高启用外部DCDC，启用后自动切换到外部DCDC供电

APP_LDO的关闭是PWRCTRL的硬件行为，由配置处理器deep sleep mode后，CPU进入WFI触发PWRCTRL的该行为，无寄存器配置。PWRCTRL仅支持手动关闭DSP。外挂DCDC可以通过读取LDO_EN寄存器查看目前是否开启内部LDO

@chrisvista 如果配置UART适配8250规范则是AS0，如果是sunxi-uart规范则是S0

贴一下完整的log看看

测试 AWOL 开源的 Tina SDK + T113-S3 板子，hciattach -n ttyS1 xradio 正常

“sunxi_ledc_irq_handler()1313 - wait time is more than 600000 ns,going to reset ledc and drop this operation!”

看代码，此打印的意思是ledc传输数据后超过600ms才进入中断处理，看上去是被别的高优先级中断抢占

测试使用串口 ttyS1 正常，关闭 CONFIG_SERIAL_8250

@ethan_00 可以通过U盘来写入设备树dtb overlays覆盖原屏参

正常的，内核没有输出检查一下设备树配置

Makefile:68: *** missing separator. Stop.

这个错误通常表示在 Makefile 的第 68 行或附近存在语法错误。Makefile 中使用的规则必须遵循严格的缩进规范，通常是使用 Tab 键进行缩进，而不是空格。

请检查 Makefile 第 68 行附近的代码，确保每个规则的命令部分都以 Tab 键开头，并且规则名称和命令之间使用冒号（:）分隔。此外，还需要确认 Makefile 的每一行都是使用相同的缩进方式，要么都是 Tab，要么都是空格，不要混用。

默认HDMI不开，需要命令开启

cd /sys/kernel/debug/dispdbg
echo disp0 > name; echo switch1 > command; echo 4 10 0 0 0x4 0x101 0 0 0 8 > param; echo 1 > start;

boot0丢失了

RI-2020.5-linux 编译器需要向购买开发板的商家/代理提交申请，需要提供自己的HIFI5 DSP Xtensa Xplorer的证明

@damiaa 现在是新版本平台了，直接拿awol账号下载，免去再注册一个平台的麻烦：https://d1.docs.aw-ol.com/study/study_3getsdktoc/

@zifeiyu 那为什么pack打包到固件的有，刷进去就没了，是不是刷写到emmc但是TF卡启动了？

@zifeiyu 看看刷的固件对不对

@zifeiyu 那你得检查下是不是刷错固件了，或者没有运行pack命令刷的还是老版本

@zifeiyu 那看一下合成的dts的uart情况，out/t113-100ask/image/.sunxi.dts

也可以看一下 out/t113-100ask/image/.sunxi.dts 文件的

@zifeiyu uboot阶段fdt print看看有没有okay，另外图没发上来

使用mkernel强制重编译内核

没想到吧，uboot-board.dts里还有一个

@spade8

检查下你的repo安装是不是正常的

检查使用的SDK是哪一个版本，目前awol的Tina 5.0不支持sample_rtsp，这个demo适配的是Tina 4.0，需要向代理获取支持

请贴出LOG，截图

@meihao 先camerademo看看能不能抓图

@wj8331585 支持，出现段错误可以编译一个gdb进去看看哪里错了

测试代码：

w = 1920;
h = 1080;
bpp = 32;

SDL_Init( SDL_INIT_EVERYTHING );
SDL_SetVideoMode( w,h, bpp, SDL_HWSURFACE|SDL_DOUBLEBUF );

只要LPCLK引脚接地，就可以使用内部RC时钟32K，这个时钟不准确。如果不需要使用低功耗可以不外挂

prebuilt/gcc/linux-x86/arm/toolchain-sunxi-musl

@alb702 add your layer and cat that file see what layer you configured

需要修改这两个出错的算子

提供了Patch：https://github.com/YuzukiHD/TinyVision/blob/main/tina/openwrt/package/thirdparty/vision/opencv/patches/0004-support-sunxi-vin-camera.patch

AP的数据是在 lwip 的 static struct etharp_entry arp_table[ARP_TABLE_SIZE]; 中维护

#if LWIP_XR_IMPL
ip4_addr_t* etharp_get_ip_from_mac(struct eth_addr *ethaddr) {
  int i;
  ip4_addr_t* ip_ret = NULL;

  LWIP_ASSERT("ethaddr != NULL", ethaddr != NULL);

  for (i = 0; i < ARP_TABLE_SIZE; i++) {
    if (memcmp(ethaddr, &arp_table[i].ethaddr, sizeof(struct eth_addr)) == 0) {
      ip_ret = &arp_table[i].ipaddr;
      break;
    }
  }

  return ip_ret;
}
#endif

@dingdong AIC600E3 is a different chip with t113-s4